



FDTD法/FITデータフローマシンにおける分散媒質計算に関する研究

メタデータ	言語: jpn 出版者: 電子情報通信学会 公開日: 2017-09-28 キーワード (Ja): FDTD法/FITデータフローマシン, 分散媒質計算 キーワード (En): FDTD/FIT Dataflow Machine, Dispersive Material Circuit 作成者: 川口, 秀樹 メールアドレス: 所属:
URL	http://hdl.handle.net/10258/00009466

FDTD 法/FIT データフローマシンにおける 分散媒質計算に関する研究

川口 秀樹

† 室蘭工業大学大学院工学研究科 〒050-8585 室蘭市水元町 27-1

E-mail: † kawa@mmm.muroran-it.ac.jp

あらまし 高周波電子製品の効率的な設計支援などのマイクロ波シミュレーションの産業応用のより効果的な活用を目的とし、ポータブルなハイパフォーマンスコンピューティング技術の1方式として、専用計算機の方法を検討している。CPUのみならずメモリも含めたシステム全体を計算スキームに特化したアーキテクチャに設計することで、安価、小規模、省エネルギーで、ターンアラウンドタイムの短いマイクロ波シミュレータの実現が期待できる。これまで、マイクロ波シミュレーションで最もポピュラーに用いられているFDTD法をデータフローアーキテクチャの概念をベースにハードウェア化した専用計算機の開発を行い、とりわけ、さまざまな散乱体形状、媒質分布、入射波源に対しても、ハードウェアの変更なしに対応できる方式を提案してきた。本稿では、さらに、領域内に分散媒質が存在する場合の計算機能を実装する検討を行ったので報告する。

キーワード マイクロ波シミュレーション, FDTD 法, ハイパフォーマンスコンピューティング, 専用計算機, FPGA, 分散媒質

Design Study of Dispersive Material Circuit in FDTD/FIT Dataflow Machine

Hideki KAWAGUCHI†

† Graduate School of Engineering, Muroran Institute of Technology 27-1, Mizumoto-cho, Muroran, 050-8585 Japan

E-mail: † kawa@mmm.muroran-it.ac.jp

Abstract To aim to develop a portable high-performance computing machine of microwave simulation, which is employed in design of high-frequency electronic product, the author has been working in development of a dedicated computer of the FDTD method with dataflow architecture. It is expected that much higher throughput performance for microwave simulation will be achieved to efficiently implement the FDTD scheme in the dedicated computer system. It was shown in previous works that various kinds of numerical models such as complicated shape scatterer, material distribution, the PML boundary condition are invoked in the FDTD method dedicated computer. In addition to such numerical models, implementation of simulation circuit for dispersive material in the dedicated computer is proposed in this paper.

Keywords Windows, Word, Technical Report, Template

1. はじめに

近年のパソコンレベルでの高性能化,あるいは, GPU 計算機の普及, さらに, FDTD 法などのマイクロ波シミュレーション技術の進展に伴い, マイクロ波シミュレーションの産業応用が急速に進みつつあり, 実際, 数々の商用コードも存在し, 高周波機器などの製品開発の多くの場面で必要不可欠のツールとなりつつある。その一方で, 計算機が高性能化したといえども, 500 x 500 x 500 程度を越えるグリッド空間を数万タイムステップ計算するなどの幾分大きなシミュレーションでは, スーパーコンピュータでも数時間, あるいは数日レベルの計算時間を要するため, 製品開発のように多数回の試行錯誤が必要な場面では, ターンアラウンドタイムの短縮化が必須であり, まだまだ, マイクロ波

シミュレーションには飛躍的な性能向上が要求されている。一般に, ソフトウェア技術によるこのような飛躍的な性能向上を期待するのは難しく, 一方, CPU クロックのこれ以上の高周波化は望めず, また, マルチコア数をこれ以上増やしてもスループット性能を格段に向上することは期待できなくなりつつある。さらに, FDTD 法では, プロセッサでの計算よりもメモリアクセスが数十倍以上のボトルネックであることが知られており, 近年導入が進んでいる GPU 計算機でも, 必ずしも上記のような大規模計算を製品開発に活用する場合には効果的に使うことはできていない。すなわち, 今後のマイクロ波シミュレーションの飛躍的な高性能化に対しては, なんらかのこれまでとは全く異なる試みが必要となる。このような背景から,

そのような試みの1つとして、専用計算機の方法を用いたマイクロ波シミュレーションの高性能化が検討されてきた^{[1]-[7]}。著者らもこの方向でのマイクロ波シミュレーションを対象としたポータブルハイパフォーマンスコンピューティング技術開発の一端として、データフローアーキテクチャのFDTD法専用計算機の開発を行ってきた^{[3],[7]-[9]}。これまでのFPGAを用いた専用計算機の試作研究により、実際にもほぼ設計通りの性能が実現でき、とりわけ、消費電力比計算性能は、CPUやGPUに比して格段に優れていることを示した。また、本格的な超高性能計算システム構築を目的とし、金属、誘電体、吸収境界等の各種境界条件をホストコンピュータからのダウンロードデータのみで自動設定できる方式も提案し回路シミュレーションによりその妥当性も確認した。本稿では、上記機能に加え、分散媒質でのマイクロ波シミュレーションも大きな回路の変更なく追加実装する方法を検討したので報告する。

2. データフローアーキテクチャ FDTD 法専用計算機^[8]

次節における分散媒質におけるFDTD法スキームのハードウェア回路実装の説明の参考のため、これまで検討を行ってきたデータフローアーキテクチャに基づくFDTD法専用計算機の概要を、同計算機における問題点とともに説明する。

FDTD法の計算におけるオーバヘッドは、CPUでの計算ではなく、ほとんどがメモリアクセスであることが知られており、同専用計算機では、このノイマンアーキテクチャにおけるメモリアクセスのボトルネックを解消することに主眼をおいてアーキテクチャを検討した。すなわち、近年のFPGAに代表されるリconfigラブルLSIの大規模回路化を有効に利用し、電磁場の6成分、媒質定数等の各グリッド毎に記録しな

ければいけないデータは全てレジスタに格納し、それらをFDTD法の計算スキームが自動的に実行される演算回路で接続することにより、メモリアクセスなしで計算を実現する(図1)。しかしながら、3次元空間の全グリッドにこのような回路を用意することは、直近の最上位FPGAでも回路容量は到底足りず、さらに、いかにFPGAの集積度が増加しても当面は望めない。このため、現実的な実現策として、図2のようにFDTD法の演算回路が装備されているのは最下層2次元面のみとし、その上位層は単にレジスタのみが配置された構造とする。すなわち、FDTD法計算は最下層の2次元面のみで実行し、その後1層ずつシフトダウンし上位層グリッドのデータを垂直方向に順次入れ替えながら全空間を計算し、さらに、この動作をタイムステップ分繰り返す動作としている。これでも、電場、磁場、および2階のシフト動作を含め4クロックで、2次元面のFDTD法計算が完了するため、極めて高速な演算が可能になる。図3には最下層グリッド(図1)における詳細回路を E_z , B_z 成分を例に示す。(ただし、同回路では、浮動小数点計算を回避すべく、電磁場の各成分は、 $\mathbf{e} = \mathbf{E}/c$, $\mathbf{b} = \mathbf{B}$ のスケール変換されたものを用いている) この回路では、完全導体境界条件、任意の媒質分布の取扱いが可能である、さらに、実線部のみを使用すると通常のFDTD法の計算スキーム、破線部も含め全ての回路部分を使用するとPML吸収境界条件のグリッドが計算できるよう共通化が図られている(ただし、図中セレクト回路では、通常のFDTD法の場合そのまま入力が出力され、PML吸収境界条件の場合はゼロが出力される)。これらの機能はホストコンピュータから計算に先立ちダウンロードされるデータによりすべて自由に設定できる動作となっており、さまざまな数値モデルにも専用計算機のハードウェアを毎度作り変えることなく対応できる方式が




図1 FDTD法単位格子データフロー回路




図2 FDTD法専用計算機アーキテクチャ概念図




図3 FDTD法単位格子データフロー詳細回路 (E_z, B_z 成分)

採用されている。

しかしながら、図3の回路において最も大きくハードウェアリソースを使用しているのは、そこに含まれる4つの乗算器であるが、そのうち2つはPML吸収境界条件の動作モードのときのみ使用され、真空領域等の通常のグリッドの動作では未使用であることがわかる。すなわち、PML層は通常高々十数レイヤであり、3次元グリッド空間においては、一般に少なくとも95%以上は通常のグリッド(図3の実線部分)であることを考えると、この専用計算機回路ではFPGAの約半分は未使用という極めて非効率な実装になっていることがわかる。一方、この無駄を回避し、ハードウェアリソースを効率的に使用する方式の検討も行われたものの^[9]、そのハードウェア記述言語VHDLコードは極めて煩雑で、将来的なメンテナンスの必要性、機能追加の可能性を考慮すると、そのようなやり方は必ずしも得策でないことも判明した。

このような背景から、本研究では、ハードウェアリソースの効率的な使用方法を別の観点から見直し、図3で未使用となっている乗算回路部分を、これまでサポートされていなかった分散媒質計算機能に流用することを検討した。

3. 分散媒質計算回路の共通実装

分散媒質におけるマイクロ波シミュレーションスキームとしては、ここではローレンツ分散を有する媒質を例に、下記の電流密度ベクトル \mathbf{J} 、分極ベクトル \mathbf{P} に関する微分方程式を電磁場と連動して計算する方法を採用する。

$$\frac{d^2 \mathbf{P}}{dt^2} + \gamma \frac{d\mathbf{P}}{dt} + \omega_0^2 \mathbf{P} = \epsilon_0 \omega_0^2 \mathbf{E} \quad (1)$$

$$\mathbf{J} = \frac{d\mathbf{P}}{dt}$$

ここに、 ω_0 は分散媒質の固有周波数、 γ は減衰定数である。図4には、図3の回路における通常グリッド計算時の回路を改造し、電磁場の E_z, B_z 成分の計算と(1)の z 成分の両方を組込んだ回路を示す。(ここでも、(1)の物理量は、 $\mathbf{j} = 2\Delta t \mathbf{J}/c\epsilon$ 、 $\mathbf{p} = \mathbf{P}/c\epsilon$ でスケール変換された値を用いている) とりわけ、図4と図3を比べて、図4の回路では、わずか1つの加算器が追加されただけであり(すなわち、乗算器の数は同じであり)、ほぼハードウェアリソースの追加使用なく、分散媒質におけるマイクロ波シミュレーション機能が増設できることがわかる。

$$e_{z,i,j,k+\frac{1}{2}}^{n+1} = C_1 e_{z,i,j,k+\frac{1}{2}}^n + C_2 \left[b_{y,i+\frac{1}{2},j,k+\frac{1}{2}}^{n+\frac{1}{2}} - b_{y,i-\frac{1}{2},j,k+\frac{1}{2}}^{n+\frac{1}{2}} - b_{x,i,j+\frac{1}{2},k+\frac{1}{2}}^{n+\frac{1}{2}} + b_{x,i,j-\frac{1}{2},k+\frac{1}{2}}^{n+\frac{1}{2}} \right] - C_2 j_{z,i,j,k+\frac{1}{2}}^{n+\frac{1}{2}}$$

$$p_z^{n+1} = p_z^n + \frac{1}{2} j_z^{n+\frac{1}{2}}$$

$$b_{z,i,j,k+\frac{1}{2}}^{n+\frac{1}{2}} = b_{z,i,j,k+\frac{1}{2}}^{n+\frac{1}{2}} - \left[e_{y,i+\frac{1}{2},j,k+\frac{1}{2}}^n - e_{y,i-\frac{1}{2},j,k+\frac{1}{2}}^n - e_{x,i,j+\frac{1}{2},k+\frac{1}{2}}^n + e_{x,i,j-\frac{1}{2},k+\frac{1}{2}}^n \right]$$

$$j_z^{n+\frac{1}{2}} = D_3 j_z^{n+\frac{1}{2}} - D_4 p_z^n + D_4 e_z^n$$




図4 分散媒質計算回路を実装した FDTD 法単位格子データフロー詳細回路 (E_z, B_z 成分)

4. まとめ

データフローアーキテクチャ 3次元 FDTD 法専用計算機における FPGA の未使用ハードウェアリソース部分を有効活用することにより、回路サイズの増加なく分散媒質でのマイクロ波をシミュレーションする機能を追加する改造を検討し、その詳細回路を提案した。今後は、同回路の論理シミュレーションによる動作確認後、領域分割法の実装など、本格的な大規模計算を行うための改良を検討していく予定である。

5. 謝辞

本研究の一部は、日本学術振興会 平成 28 年度科学研究費助成事業 基盤研究(C) (一般) (課題番号 15K06008) の助成を受けて実施した。

文献

- [1] P.Placidi, L.Verducci, G.Matrella, L.Roselli, P.Ciampolini, "A Custom VLSI Architecture for the Solution of FDTD Equations", IEICE Trans. Electron., Vol.E85-C, No.3, pp.572-577, March, 2002.
- [2] Schneider, R.N, Okoniewski, M.M. Turner, L.E, "Finite-difference time-domain method in custom hardware", Microwave and Wireless Components Letters, IEEE, Vol:12, Issue:1, pp.488-490, 2002.
- [3] H.Kawaguchi, K.Takahara, D.Yamauchi, "Design

Study of Ultra-high Speed Microwave Simulator Engine", IEEE Transactions on Magnetics, Vol:38, Issue:2, pp.689-692, 2002.

- [4] J.P.Durbano, et al., "Hardware Implementation of a Three-Dimensional Finite-Difference Time-Domain Algorithm", IEEE Antennas and Wireless Propagation Letters, Vol.2, pp.54-57, 2003.
- [5] K.Sano, Y.Hatsuda, L.Wang, S.Yamamoto, "Performance Evaluation of Finite-Difference Time-Domain (FDTD) Computation Accelerated by FPGA-based Custom Computing Machine", Interdisciplinary Information Sciences, Vol:15, Issue:1, pp.67-78, 2009
- [6] Y.Fujita and H.Kawaguchi, "Full Custom PCB Implementation of FDTD/FIT Dedicated Computer", IEEE Trans. Magn., Vol.45, No.3, pp.1100-1103, 2009.
- [7] Y.Fujita and H.Kawaguchi, "Development of Improved Memory Architecture FDTD/FIT Dedicated Computer Based on SDRAM for Large Scale Microwave Simulation", International Journal of Applied Electromagnetics and Mechanics, Vol.32, No.3, pp.145-157, 2010
- [8] H. Kawaguchi, S. Matsuoka, "Conceptual Design of 3D FDTD Dedicated Computer with Dataflow Architecture for High Performance Microwave Simulation", IEEE Transactions on Magnetics, Vol.51, Issue 3, Article#:7202404, 2015.
- [9] H. Kawaguchi, Improved Architecture of FDTD Dataflow Machine for Higher Performance Electromagnetic Wave Simulation, IEEE Tran. Magn., Vol.52, Issue 3 (2016), Article#:7206604.